





5.1 MOS Inverter



➤ 反相器是单输入变量布尔运算中最基本的逻辑门。MOS反相器的输出与输入反相，执行逻辑“非”的功能，它是数字电路的基本单元。



① 根据负载元件的类型可分为电阻负载、耗尽型负载、增强型负载和互补型负载。

② 按负载元件和驱动元件之间的关系：有比反相器和无比反相器。


驱动元件通常采用增强型NMOS晶体管，以便级间耦合。

HBUT-EST


5.1 MOS Inverter



➤ MOS反相器基本概念



Input	Output
0	1
1	0



3

5.1 MOS Inverter



➤ 评价MOS反相器性能优劣的主要指标：

- ① 直流电压传输特性
- ② 输出高电平
- ③ 输出低电平
- ④ 反相器阈值电压
- ⑤ 直流噪声容限
- ⑥ 直流功耗
- ⑦ 占芯片面积
- ⑧ 工艺难度和兼容性
- ⑨ 其他(如稳定性和瞬态功耗)


MOS反相器信号是从栅极输入的，输入电流非常小，输入阻抗接近于无穷大。所以，在直接级联时可以认为没有直流负载。MOS反相器一般都只带纯电容负载。

HBUT-EST

5.1 MOS Inverter



➤ 逻辑工作点和阈值点:




HBUTEST

5.1 MOS Inverter



➤ MOS反相器的静态特性



- ① V_{OH} : 输出电平为逻辑“1”时的最大输出电压;
- ② V_{OL} : 输出电平为逻辑“0”时的最小输出电压;
- ③ V_{IL} : 仍能维持输出为逻辑“1”的最大输入电压;
- ④ V_{IH} : 仍能维持输出为逻辑“0”的最小输入电压;
- ⑤ V_{th} (逻辑阈值/门限电压): VTC曲线上 $V_{in} = V_{out}$ 时的值。

电压传输特性


HBUTEST

6

5.1.1 电阻负载型反相器 (E/R)



1. 当 V_i 为低电平时: 驱动管截止, $V_{OH} = V_{DD}$



输入电压范围	工作模式
$V_i < V_T$	截止
$V_T \leq V_i < V_O + V_T$	饱和
$V_i \geq V_O + V_T$	线性

7

5.1.1 电阻负载型反相器 (E/R)



2. 当 V_i 为高电平时: 驱动管处于非饱和导通状态;

$$\frac{V_{DD} - V_{OL}}{R_L} \approx \frac{k_n}{2} [2 \cdot (V_{DD} - V_T) \cdot V_{OL} - V_{OL}^2] \quad \left(\text{其中 } k_n = \frac{\mu \epsilon_{ox} \epsilon_0}{2t_{ox}} \left(\frac{W}{L} \right) \right)$$

$$V_{OL} = V_{DD} - V_T + \frac{1}{k_n R_L} - \sqrt{\left(V_{DD} - V_T + \frac{1}{k_n R_L} \right)^2 - \frac{2V_{DD}}{k_n R_L}}$$

➤ R_L 若小: V_{OL} 高, 功耗大, t_r 小;

➤ $\frac{W}{L}$ 若小 (即 k_n 小): V_{OL} 高, 功耗小, t_f 大。

HBUTEST

8

5.1.1 电阻负载型反相器 (E/R)




2. 当 V_i 为高电平时：驱动管处于非饱和导通状态；

$$V_{OL} = \frac{R_{on}}{R_{on} + R_L} \cdot V_{DD}$$

其中 R_{on} 为晶体管的导通电阻。为了使 V_{OL} 足够低，要求 R_{on} 与 R_L 应有合适的比例。因此，

E/R反相器为有比反相器。



HBUTEST

5.1.1 电阻负载型反相器 (E/R)




➤ 为了使反相器的传输特性好：

- ① 在驱动管开关断开时，负载电阻相对于开关的电阻足够小；
- ② 在驱动管开关闭合时，负载电阻相对于开关的电阻足够大；

MOS管的导通电阻随管子的尺寸不同而不同，通常在 $K\Omega$ 数量级，假设它为 $3K\Omega$ ，负载电阻取它的10倍为 $30K\Omega$ ，用多晶硅作负载电阻时，如多晶硅的线宽为 $2\mu m$ 的话，线长需为 $2mm$ 。

占面积很大，因此通常用MOS管做负载



HBUTEST

10

5.1.2 MOSFET 负载反相器



1. E/E饱和型NMOS负载反相器


- ① V_i 为低电平时：负载管饱和导通，驱动管截止； $\rightarrow V_O = V_{OH} = V_{DD} - V_{TL}$
- ② V_i 为高电平时：负载管饱和导通，驱动管工作于线性区；

$$\begin{aligned} \because \quad & \begin{cases} I_{DSL} = I_{DSI} \\ I_{DSL} = \frac{1}{2} \mu_p C_{ox} \left(\frac{W}{L}\right)_p (V_{DD} - V_O - V_{TL})^2 \\ I_{DSI} = \mu_n C_{ox} \left(\frac{W}{L}\right)_n \left[(V_{DD} - V_{TI}) V_O - \frac{1}{2} V_O^2 \right] \end{cases} \\ \therefore \quad & V_{OL} \approx \frac{(V_{DD} - V_{TL})^2}{2k_R(V_{OH} - V_{TI})} \end{aligned}$$

$$\text{其中 } k_R = \frac{k_n}{k_p} = \frac{\left(\frac{W}{L}\right)_n}{\left(\frac{W}{L}\right)_p}$$

其中 k_R 称为CMOS反相器的比例因子

有比电路




11

5.1.2 MOSFET 负载反相器



1. E/E饱和型NMOS负载反相器的特点

- ① V_{OH} 比电源电压 V_{DD} 低一个阈值电压 V_T (有衬底偏置效应)；
- ② V_{OL} 与 k_R 有关，为有比电路；
- ③ T_L 和 T_I 的宽长比分别影响 T_r 和 T_f ；
- ④ 上升过程由于负载管逐渐接近截止， T_r 较大。



HBUTEST

12

5.1.2 MOSFET 负载反相器




2. E/E 非饱和型负载NMOS反相器

因为负载管 $V_{GG} > V_{DD} + V_{TL}$, 负载管 T_L 处于非饱和状态

① 当 V_i 为低电平时, 驱动管截止, 负载管非饱和:

$$k_L [2(V_{gg} - V_{OH} - V_{TL}) \cdot (V_{DD} - V_{OH}) - (V_{DD} - V_{OH})^2] = 0$$

$$\rightarrow V_{OH} = V_{DD}$$



13

5.1.2 MOSFET 负载反相器




2. E/E 非饱和型负载NMOS反相器

因为负载管 $V_{GG} > V_{DD} + V_{TL}$, 负载管 T_L 处于非饱和状态

② 当 V_i 为高电平时, 驱动管和负载管都处于非饱和状态:

$$\begin{aligned} \because I_L &= I_E \\ \therefore k_L [2(V_{gg} - V_{OL} - V_{TL}) \cdot (V_{DD} - V_{OL}) - (V_{DD} - V_{OL})^2] \\ &= k_E [2(V_i - V_{TE}) - V_{OL}] \cdot V_{OL} \\ \because V_{OL} &\ll V_{DD}, V_{OL} \ll 2(V_{gg} - V_{TL}) - V_{DD} \\ \therefore V_{OL} &\approx \frac{2(V_{gg} - V_{TL})V_{DD} - V_{DD}^2}{2k_R(V_i - V_{TE})} \quad (\text{其中 } k_R = \frac{k_E}{k_L}) \end{aligned}$$




14

5.1.2 MOSFET 负载反相器



➤ E/E 非饱和型负载NMOS反相器的特点

- ① 一般情况下: $k_E = k_L \rightarrow k_R = \frac{(W/L)_E}{(W/L)_L} = 1$
- ② 为使E/E反相器的输出低电平足够低, 要求 k_R 足够大, 即驱动管的宽长比与负载管的宽长比足够大;
- ③ $V_{OH} = V_{DD}$;
- ④ V_{OL} 与 k_R 有关, E/E反相器为有比电路;
- ⑤ V_{gg} 越高, t_r 越小, 但是 V_{OL} 越大、功耗越大。



15


5.1.2 MOSFET 负载反相器



4. 栅源短接耗尽型E/D反相器

① V_i 为低电平时: T_E 截止, T_L 非饱和:

$$\begin{aligned} \because I_{DSD} &= k_D [2(0 - V_{TD})(V_{DD} - V_{OH}) - (V_{DD} - V_{OH})^2] = 0 \\ \therefore V_{OH} &= V_{DD} \end{aligned}$$



① T_D 为耗尽型器件, $V_{TD} < 0$;

② T_E 为增强型器件, $V_{TE} > 0$;

16

5.1.2 MOSFET 负载反相器




4. 栅源短接的E/D反相器

② V_i 为高电平时: T_E 非饱和, T_D 饱和。

$$\therefore k_D(0 - V_{TD})^2 = k_E[2(V_{OH} - V_{TE}) \cdot V_{OL} - V_{OL}^2]$$

$$\therefore V_{OL} \approx \frac{V_{TD}^2}{2k_R(V_{OH} - V_{TE})} \quad \left(\text{其中 } k_R = \frac{\left(\frac{W}{L}\right)_E}{\left(\frac{W}{L}\right)_D} \right)$$

有比电路



① T_D 为耗尽型器件, $V_{TD} < 0$;

② T_E 为增强型器件, $V_{TE} > 0$;

HBUT-EST

5.1.2 MOSFET 负载反相器



➤ 栅源短接耗尽型E/D反相器的特点:

① V_{OH} 可达到电源电压 V_{DD} ;

② V_{OL} 与 K_R 有关, 但是 V_{TD} 是关键的因素, 近似于无比电路, 面积小。

③ 上升过程由于负载管由饱和逐渐进入非饱和, T_r 缩短, 速度快。

HBUT-EST


18

5.1.2 MOSFET 负载反相器



5. 栅漏短接耗尽型负载反相器(E/D)

栅漏短接的E/D反相器, 工作情况与E/E非饱和负载反相器特性相同。



HBUT-EST

5.2.1 CMOS Inverter



➤ CMOS反相器由一个E-PMOS和一个E-NMOS组成; 数字电路中作为开关使用(导通电阻、截止电阻); CMOS反相器是无比(Ratio-Less)电路。

反相器的逻辑符号




➤ 结构特点:

① V_{out} 作为共漏极;

② V_{in} 作为PMOS和NMOS的共栅极;

③ V_{DD} 作为PMOS的源极和体端;

④ GND作为NMOS的源极和体端;




20

5.2.1 CMOS Inverter




❖ 若输入为“1” ($V_{in} = V_{DD}$):

- ① $V_{GSN} = V_{DD}$, $V_{GSP} = 0V$
- ② NMOS导通, PMOS截止
- ③ 输出“0” ($V_{out} = 0V$)



❖ 若输入为“0” ($V_{in} = 0V$):

- ① $V_{GSN} = 0V$, $V_{GSP} = V_{DD}$
- ② NMOS截止, PMOS导通
- ③ 输出“1” ($V_{out} = V_{DD}$)



HBUT-EST


21

5.2.1 CMOS inverter



❖ CMOS反相器的优点:

- ① 利用P、N管交替通断来获取输出高、低电压;
- ② 传输特性理想, 过渡区比较陡;
- ③ 逻辑摆幅大: $V_{OH} = V_{DD}$, $V_{OL} = 0$;
- ④ 速度快: 上升时间 T_r : 恒流充电
下降时间 T_f : 单管放电
- ⑤ V_{th} 位于电源 V_{DD} 中点 ($V_{th} = V_{DD}/2$), 噪声容限很大;
- ⑥ 只要在状态转换为b~c段时两管同时导通, 才有电流通过, 因此功耗很小。




HBUT-EST

5.2.2 CMOS反相器的静态特性



➤ Static characteristics of CMOS inverter (静态特性)

CMOS反相器的静态特性可通过对其直流电压传输特性 (Voltage Transfer Characteristic, VTC) 的分析获得。定义反相器的VTC曲线为输出电压 V_{out} 随输入电压 V_{in} 从0V逐渐增大直到 $V_{in} = V_{DD}$ 获得的曲线。




HBUT-EST

5.2.2 CMOS反相器的静态特性



➤ CMOS反相器的静态特性



- ① V_{OH} : 输出电平为逻辑“1”时的最大输出电压;
- ② V_{OL} : 输出电平为逻辑“0”时的最小输出电压;
- ③ V_{IL} : 仍能维持输出为逻辑“1”的最大输入电压;
- ④ V_{IH} : 仍能维持输出为逻辑“0”的最小输入电压;
- ⑤ V_{th} (逻辑阈值/门限电压): VTC曲线上 $V_{in} = V_{out}$ 时的值。

HBUT-EST


24

5.2.2 CMOS反相器的静态特性



➤ 各种反相器小结:

希望反相器的过渡区越陡越好, CMOS反相器最接近于理想反相器。




HBUT-EST

5.2.2 CMOS反相器的静态特性



- ① $V_{in} = V_{TN}$ 的垂直线: NMOS截止→导通
- ② $V_{in} = V_{DD} + V_{TP}$ 的垂直线: PMOS导通→截止
- ③ $V_{in} - V_{TN} = V_{out}$ 的斜线: NMOS饱和区→线性区
- ④ $V_{in} - V_{TP} = V_{out}$ 的斜线: PMOS线性区→饱和区



3区的高度为两个阈值之和

HBUT-EST

26

5.2.2 CMOS反相器的静态特性



➤ 电流方程如下: 设 $V_{in} = -V_{tp}$

$$I_n = \begin{cases} 0 & \text{---} V_{in} - V_{TN} < 0 \text{ 截止} \\ K_N (V_{in} - V_{TN} - V_S)^2 & \text{---} V_{TN} \leq V_{in} < V_{out} + V_{TN} \text{ 饱和} \\ K_N [(V_{in} - V_{TN} - V_S)^2 - (V_{in} - V_{TN} - V_D)^2] & \text{---} V_{out} + V_{TN} \leq V_{in} \text{ 线性} \end{cases}$$

$$I_p = \begin{cases} 0 & \text{---} V_{DD} + V_{TP} < V_{in} \leq V_{DD} \text{ 截止} \\ K_P (V_{in} - V_{TP} - V_S)^2 & \text{---} V_{out} + V_{TP} < V_{in} \leq V_{DD} + V_{TP} \text{ 饱和} \\ K_P [(V_{in} - V_{TP} - V_S)^2 - (V_{in} - V_{TP} - V_D)^2] & \text{---} V_{in} < V_{out} + V_{TP} \text{ 线性} \end{cases}$$

5.2.2 CMOS反相器的静态特性




1. $0 \leq V_{in} \leq V_{TN}$ (A区)

$$\begin{cases} V_{in} \leq V_{TN} \rightarrow V_{GSN} \leq V_{TN} \rightarrow \text{NMOS管截止;} \\ V_{in} < V_{TP} + V_{DD} \text{ 和 } V_{in} < V_{out} + V_{TP} \rightarrow \text{PMOS管工作在线性区;} \end{cases}$$

$$I_{DN} = I_{DP} = K_P [(V_{in} - V_{TP} - V_{DD})^2 - (V_{in} - V_{TP} - V_{out})^2] = 0$$

$$V_{out} = V_{DD}$$

V_{in} 在 $0 \sim V_{TN}$ 范围变化, V_{out} 始终保持 V_{DD} , 这就使输出高电平区, 故CMOS反相器输出高电平等于电源电压 $V_{OH} = V_{DD}$ 。



HBUT-EST

28

5.2.2 CMOS反相器的静态特性



2. $V_{TN} < V_{in} < V_{out} + V_{TP}$, (B区)


- { NMOS工作在饱和区 → 电流源;
 { PMOS工作在线性区 → 相当于电阻;

$$\begin{cases} I_{DN} = K_N (V_{GSN} - V_{TN})^2 = K_N (V_i - V_{TN})^2 \\ I_{DP} = -K_P [2(V_i - V_{DD} - V_{TP})(V_i - V_{DD}) + (V_i - V_{DD})^2] \end{cases}$$

因为 $I_{DP} = -I_{DN}$

$$V_o = (V_i - V_{TP}) + [(V_i - V_{TP})^2 - 2(V_i - \frac{V_{DD}}{2} - V_{TP})V_{DD} - \frac{K_N}{K_P}(V_i - V_{TN})^2]^{\frac{1}{2}}$$

其中 $k_N/k_P = k_R$ 称为CMOS反相器的**比例因子**，在一定工艺条件下其决定于PMOS管和NMOS管的宽长比。



5.2.2 CMOS反相器的静态特性



3. $V_{out} + V_{TP} \leq V_{in} \leq V_{out} + V_{TN}$ (C区)


- ① 在这个区域，NMOS管和PMOS管都处在饱和区，因此有

$$K_N (V_{in} - V_{TN})^2 = K_P (V_{in} - V_{TP} - V_{DD})^2 \rightarrow V_{in} = \frac{V_{TN} + \sqrt{\beta_0} (V_{DD} + V_{TP})}{1 + \sqrt{\beta_0}}$$

- ② 这个输入电平使CMOS反相器输出发生显著变化的一个转折点，因此叫做CMOS反相器的**转换电压(或阈值电压)**，用 V_{th} 表示，它也是对应于 $V_{in} = V_{out}$ 那点的电压。

$$V_{th} = \frac{V_{TN} + \sqrt{\beta_0} (V_{DD} + V_{TP})}{1 + \sqrt{\beta_0}}$$

$$V_{th} = V_i = \frac{\sqrt{\beta_n} V_m + \sqrt{\beta_p} (V_{dd} + V_{tp})}{\sqrt{\beta_n} + \sqrt{\beta_p}}$$




5.2.2 CMOS反相器的静态特性



3. $V_{out} + V_{TP} \leq V_{in} \leq V_{out} + V_{TN}$ (C区)

- ③ V_{th} : 逻辑阈值电平(转换电平), VTC垂直下降;

- ④ 如果令 $V_{TN} = -V_{TP}$, $K_N = K_P$, 则 $V_{th} = V_{DD}/2$, $\partial V_{out}/\partial V_{in}$ 趋向于无穷大。



5.2.2 CMOS反相器的静态特性




4. $V_{out} + V_{TN} < V_{in} < V_{DD} + V_{TP}$, (D区)

- NMOS工作在线性导通区, PMOS工作在饱和区;

$$\begin{cases} I_{DP} = -K_P (V_i - V_{DD} - V_{TP})^2 \\ I_{DN} = K_N [2(V_i - V_{TN})V_o - V_o^2] \\ I_{DP} = -I_{DN} \end{cases}$$

$$V_o = (V_i - V_{TP}) - [(V_i - V_{TN})^2 - \frac{K_P}{K_N}(V_i - V_{DD} - V_{TP})^2]^{\frac{1}{2}}$$



5.2.2 CMOS反相器的静态特性



5. $V_{DD} + V_{TP} \leq V_{in} \leq V_{DD}$,

① PMOS管由导通变成截止, NMOS管工作在线性导通区;


② 由于PMOS管截止, 使得 $I_{DN} = I_{DP} = 0$

$$I_{DP} = I_{DN} = K_N \left[(V_{in} - V_{TN})^2 - (V_{in} - V_{TN} - V_{out})^2 \right] = 0$$

$$\Rightarrow V_{out} = 0$$

CMOS反相器的输出低电平, 因此CMOS反相器的输出低电平为 $V_{OL} = 0$;

③ V_{in} 在 $V_{DD} + V_{TP} \sim V_{DD}$ 范围内变化, V_{out} 始终保持0。



HBUT-EST

33

5.2.2 CMOS反相器的静态特性




➤ 理想VTC曲线:

(1)为输出高电平区, (2)、(3)、(4)为转变区, (5)为输出低电平区。其中(3)表现为垂线段

➤ 实际VTC曲线:

(3)不再是垂线段; 偏移。



HBUT-EST

34


5.2.2 CMOS反相器的静态特性



➤ 器件参数对CMOS反相器电平传输特性的影响:

$$K_N (V_{in} - V_{TN})^2 = K_P (V_{in} - V_{TP} - V_{DD})^2$$

$$V_{it} = \frac{\sqrt{K_r} V_{TN} + (V_{DD} + V_{TP})}{1 + \sqrt{K_r}}$$



a) 导电因子的影响

b) 阈值电压的影响

HBUT-EST

35

5.2.2 CMOS反相器的静态特性



➤ 直流转移特性:

直流导通电流 I_{on} 随 V_{in} 的变化而发生的变化;


➤ VTC的输出高/低电平区: $I_{on} = 0$

➤ VTC的转变区: $I_{on} \neq 0$

➤ $V_{in} = V_{it}$ 时, I_{on} 达到最大值:

$$I_{peak} = K_N (V_{it} - V_{TN})^2$$

$$= K_P (V_{it} - V_{TP} - V_{DD})^2$$



HBUT-EST

36

5.2.2 CMOS反相器的静态特性



输入低电压 V_{IL}

输入高电压 V_{IH}


逻辑0的允许输入电压范围: $0 \leq V_{in} \leq V_{IL}$

逻辑1的允许输入电压范围: $V_{IH} \leq V_{in} \leq V_{DD}$

中点电压 $V_{in} = V_{out} = V_M$

$V_{in} < V_M$ 时, 输入电压趋于逻辑0;

$V_{in} > V_M$ 时, 输入电压趋于逻辑1;




5.3 噪声容限 (Noise Margins)



➤ 数字电路中信号在 V_{DD} 和 GND 之间转换, 由于存在各种干扰信号, 可能使得输入信号电平偏离理想电平 (V_{DD} , GND), 产生所谓的噪声 (Noise), 从而影响输出电平; 噪声会对电路的可靠性造成影响。

➤ **直流噪声容限** 反映了电路能承受的实际输入电平与理想逻辑电平的偏离范围, 反映逻辑电路的抗干扰能力; 电路的抗干扰能力随噪声容限 (NM) 增加而增强。



HBUTEST

40


5.3 噪声容限 (Noise Margins)



➤ 噪声容限的定义

① **低信号电平噪声容限 (NM_L)**: 驱动门的最大输出低电平 ($V_{OL, max}$) 与被驱动门的最大输入低电平 ($V_{IL, max}$) 之差的绝对值, 即: $NM_L = |V_{IL, max} - V_{OL, max}|$

② **高信号电平噪声容限 (NM_H)**: 驱动门的最小输出高电平 ($V_{OH, min}$) 与被驱动门的最小输入高电平 ($V_{IH, min}$) 之差的绝对值, 即: $NM_H = |V_{OH, min} - V_{IH, min}|$



5.3 噪声容限 (Noise Margins)




➤ CMOS反相器的直流噪声容限

① 定义的方法之一: 用单位增益点来定义;

在电压传输特性曲线上: A区和E区, 电路增益为0; 在转变区(B、D区)存在的两个点, 即单位增益点, 以这两个点对应的 $\frac{\partial V_o}{\partial V_i} = -1$ 输入电压作为 V_{IL} 和 V_{IH} 。

对下列方程求导, 并令 $\frac{\partial V_o}{\partial V_i} = -1$, $K_N = K_P$,

$$V_o = (V_i - V_{TP}) + [(V_i - V_{TP})^2 - 2(V_i - \frac{V_{DD}}{2} - V_{TP})V_{DD} - \frac{K_N}{K_P}(V_i - V_{TN})^2]^{\frac{1}{2}}$$



5.3 噪声容限 (Noise Margins)



➤ CMOS反相器的直流噪声容限

① 定义的方法之一：用单位增益点来定义：

$$\text{可得: } V_{IL} = \frac{3V_{DD} - 3|V_{TP}| + 5V_{TN}}{8}$$

同理，对下式求导

$$V_O = (V_i - V_{TP}) - [(V_i - V_{TN})^2 - \frac{K_P}{K_N}(V_i - V_{DD} - V_{TP})^2]^{\frac{1}{2}}$$

$$\text{并令 } \frac{\partial V_O}{\partial V_i} = -1, \quad K_N = K_P, \quad \text{可得: } V_{IH} = \frac{5V_{DD} - 5|V_{TP}| + 3V_{TN}}{8}$$

这样就可由CMOS反相器的 V_{OH} 、 V_{OL} 及 V_{IL} 和 V_{IH} 估算出噪声容限：

$$\text{一般 } V_{OL} = 0, \quad V_{OH} = V_{DD}, \quad \text{则有: } \begin{cases} NM_L = V_{IL} \\ NM_H = V_{DD} - V_{IH} \end{cases}$$

$$\begin{cases} NM_L = V_{IL} - V_{OL} \\ NM_H = V_{OH} - V_{IH} \end{cases}$$

5.3 噪声容限 (Noise Margins)



➤ CMOS反相器的直流噪声容限

② 定义的方法之二：用转折电压 V_{th} 定义：


如果 $V_i < V_{th}$ ，那么 $V_o > V_{th}$ ；如果 $V_i > V_{th}$ ，那么 $V_o < V_{th}$ ；

为两种逻辑状态的分界点，决定了CMOS反相器的最大

$$\text{噪声容限: } \begin{cases} NM_L = V_{th} - 0 \\ NM_H = V_{DD} - V_{th} \end{cases}$$

如果对称设计 $V_{th} = V_{DD}/2$ ，那么： $NM_L = NM_H = V_{DD}/2$

实际情况，反相器参数不对称 $NM_L \neq NM_H$ ，最大噪声容限取小者。



5.4 CMOS反相器的动态特性




➤ 当CMOS反相器的输入信号随时间变化时，输出电平也随之变化；由于输出节点存在着容性负载，在输出电平变化的过程中，需要对输出节点的负载电容充放电，由此决定了电路的**动态特性**（又称“**瞬态特性**”、“**开关特性**”）。在阶跃输入的近似下，可以用反相器的**上升时间 t_r** 和**下降时间 t_f** 来反映反相器的瞬态特性。分析采用以下近似：

① 输入信号是理想的方波；

② 忽略MOS晶体管本身的驰豫时间；

③ 把与输出节点相联系的所有本征电容和寄生电容等效为一个常值的集总负载电容 C_L 。



5.4 CMOS反相器的动态特性



➤ CMOS反相器的动态特性研究：

5.4.1 负载电容

5.4.2 信号的传输延迟

5.4.3 电路的最高工作频率

5.4.1 CMOS反相器的负载电容



► CMOS反相器的负载电容

与输出结点相联系的负载电容主要包括三部分电容：


- ① 本级输出电容，主要是N管和P管的漏-衬底PN结电容 C_{DBN} 和 C_{DBP} ；
- ② 下一级电路的输入电容 C_{in} ，主要是下一级电路中NMOS管和PMOS管的栅电容；当电路的扇出系数大于1时，要把它所驱动的所有电路的输入电容都计入；
- ③ 连线寄生电容 C_l ，是从本级输出到下一级管子栅极之间的连线寄生电容。

5.4.1 CMOS反相器的负载电容



► CMOS反相器的负载电容

CMOS反相器的负载电容由三部分构成： $C_L = C_{DBN} + C_{DBP} + C_l + C_{in}$



HBUT-EST

46

5.4.1 CMOS反相器的负载电容




① P-N结电容用平均电容代替：

$$C_{DBN} = A_{DN} C_{jA,av} + P_{DN} C_{jP,av}$$

$$C_{DBP} = A_{DP} C_{jA,av} + P_{DP} C_{jP,av}$$

② 如果连线较短，连线寄生电容 C_l 可以忽略。



HBUT-EST

47

5.4.1 CMOS反相器的负载电容



③ 负载电容的计算

若把输出结点的负载电容作为常值电容来处理，可用下面的公式近似计算负载电容：

$$C_L = C_O + \sum_{i=1}^n C_{Gi} + C_1$$

$$\text{其中, } C_O = A_{DN} C_{jA,av} + P_{DN} C_{jP,av} + A_{DP} C_{jA,av} + P_{DP} C_{jP,av}$$

$$C_{Gi} = (W_{Ni} + W_{Pi}) L C_{ox}$$

5.4.1 CMOS反相器的负载电容



➤ 以0.25μm CMOS Capacitors为例

	C_{ox} (fF/μm ²)	C_O (fF/μm)	C_j (fF/μm ²)	m_j	ϕ_b (V)	C_{jsw} (fF/μm)	m_{jsw}	$\phi_{b,jsw}$ (V)
NMOS	6	0.31	2	0.5	0.9	0.28	0.44	0.9
PMOS	6	0.27	1.9	0.48	0.9	0.22	0.32	0.9

$$C_{jA} = C_{j0} \left(1 + \frac{V}{V_{bi}} \right)^{-1/2}$$

$$C_{jP} = C_{jP0} \left(1 + \frac{V}{V_{bi}} \right)^{-1/3}$$

① $W/L = 0.36 \mu\text{m}/0.25 \mu\text{m}$ 的NMOS ($L_{D,S} = 0.625 \mu\text{m}$)

② 根据设计规则, 计算出栅和漏端的电容

$$C_G = WLC_{ox} = 0.54 \text{ fF}, \quad C'_{GD} = C'_{GS} = WC_O = 0.11 \text{ fF}, \quad \therefore C_{in} = 0.76 \text{ fF}$$

$$C_{bottom} = C_j WL_D = 0.45 \text{ fF}, \quad C_{sw} = C_{jsw} (W + 2L_D) = 0.45 \text{ fF}, \quad \therefore C_{out} = 0.9 \text{ fF}$$

③ 如果考虑反偏电压和适当的版图优化, 二者基本相等, 漏端电容甚至更小些。

49


5.4.1 CMOS反相器的负载电容



➤ C_{in} 由下级电路全部NMOS和PMOS的栅电容构成。

$$C_L = C_{DBN} + C_{DBP} + \sum_{i=1}^N (C_{GNI} + C_{GPI}) = C_{DBN} + C_{DBP} + \sum_{i=1}^N (W_N + W_P)_i LC_{ox}$$

➤ 栅面积($W \times L$)和单位面积栅氧化层电容 C_{ox} 决定栅电容。



HBUT-EST

50

5.4.2 信号传输延迟



❖ 延迟原因

各种逻辑门和连线并非理想元件, 造成信号在传输过程中产生种种延迟。

❖ 数字电路中的延迟由4部分组成

- 1) 门延迟
- 2) 连线延迟
- 3) 扇出延迟
- 4) 大电容负载延迟

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



➤ CMOS门延迟的定义:

门延迟指的是信号从逻辑门输入端到其输出端的延迟时间。CMOS逻辑门的延迟时间受限于对负载电容 C_L 的充放电所需要的时间。

➤ CMOS反相器的设计要求(驱动能力):

它最少能够驱动一个与之完全相同的反相器。

➤ “本征延迟时间”


一个反相器驱动与之相同的另一个反相器是所产生的延迟时间。

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



- 反相器的输出波形不能对输入波形产生即时响应，会形成下降沿或上升沿（下降时间 T_f ，上升时间 T_r ）。




HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



➤ CMOS反相器的简化模型

形成输出波形延迟时间的原因在于FET存在寄生电阻(R_N 、 R_P)和寄生电容(C_{DN} 、 C_{DP})。



$$R_n = \frac{1}{\beta_n (V_{DD} - V_{Tn})}$$

$$R_p = \frac{1}{\beta_p (V_{DD} - |V_{Tp}|)}$$

(a) FET circuit


(b) RC switch model equivalent

5.4.2 信号传输延迟 -- 门延迟



- 在阶跃信号的作用下可以用上升时间(t_r)和下降时间(t_f)来反映反相器的瞬态特性

- ① **上升时间 T_r** : 输出信号波形从“1”电平(即 V_{DD})的10%上升到90%需要的时间;
- ② **下降时间 T_f** : 输出信号波形从“1”电平(即 V_{DD})的90%下降到10%需要的时间;



HBUT-EST


5.4.2 信号传输延迟 -- 门延迟



➤ 延迟时间(t_d)

输入电压变化到50% V_{DD} 的时刻到输出电压变化到50% V_{DD} 时刻之间的时间差。但这样的延迟比较难以计算，通常假设输入信号为理想的阶跃信号的情况下，计算门的平均延迟时间：

$$t_d = \frac{t_{pr} + t_{pf}}{2}$$




HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



► 延迟时间的定义

- ① t_{PHL} : 输入电压上升到50% V_{DD} 的时刻到输出电压下降到50% V_{DD} 时刻之间的延迟时间;
- ② t_{PLH} : 输入电压下降到50% V_{DD} 的时刻到输出电压上升到50% V_{DD} 时刻之间的延迟时间;



► 延迟时间 t_d

$$t_P = \frac{1}{2}(t_{PHL} + t_{PLH})$$


HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



5. CMOS反相器的对延迟时间

在非阶跃输入情况下, 常用对延迟时间来反映电路的瞬态特性。当输入信号经过2级反相器后, 得到和输入同相的信号。对延迟时间定义为从输入上升边的50%到同相输出信号上升边的50%所对应的时间。同样也可以用下降边的50%定义对延迟时间。对延迟时间用 t_D 表示。



5.4.2 信号传输延迟 -- 门延迟



5. CMOS反相器的对延迟时间 t_D

$$t_D = 0.9\tau_N \left[\frac{1}{(1-\alpha_N)^2} + \frac{1}{\beta_0(1-\alpha_P)^2} \right]$$

反相器的对延迟时间可以用环形振荡器测量。用n级(n是奇数)相同的反相器首尾相连成环状, 就构成了环形振荡器。环形振荡器的工作频率是 $f = \frac{1}{T} = \frac{1}{nt_D}$ 测量出环形振荡器的信号变化频率或周期, 就可以求出对延迟时间。对延迟时间是信号经过2级反相器的延迟时间, 每级反相器的平均延迟时间为

$$t_d = \frac{t_D}{2} = \frac{1}{2nf}$$


5.4.2 信号传输延迟 -- 门延迟



► CMOS反相器延迟时间的等效电路

前级反相器的负载电容约为后级反相器的两个晶体管栅极电容之和。

$$\begin{aligned} C_l &= C_{gp} + C_{gn} \\ &= C_{ox}(W_p L_p + W_n L_n) \\ &= C_{\square}(W_p L_p + W_n L_n) \end{aligned}$$




HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



1. 下降时间

- ① 输入电压 $V_i(t)$: $0V \rightarrow V_{DD}$ (阶跃电压), 输出电压 $V_o(t)$: $V_{DD} \rightarrow 0V$;
- ② NMOS管工作点的移动轨迹: 开始($V_i = 0$) M1截止, 负载电容 C_L 充电到 V_{DD} , 对应于 X1点; 当输入为 V_{DD} 时, M1导通, M2截止, 工作点变化到 X2, 负载电容开始放电, 工作点沿 $V_{GS} = V_{DD}$ 的特性曲线向原点(X3)移动。



5.4.2 信号传输延迟 -- 门延迟



③ 因此, 下降时间 T_f 由两个时间组成:

- a) 假设负载电容 C_L 的电压从 $0.9V_{DD}$ 下降到 $(V_{DD} - V_{TN})$ 的时间为 T_{f1} , 此时NMOS管工作在饱和区, NMOS的导通电流是对负载电容放电的电流瞬态方程, 根据放电电流的


$$I_o = -C_L \frac{dV_o}{dt}$$

当 $V_o \geq V_{DD} - V_{TN}$ 时, 则有

$$C_L \frac{dV_o}{dt} + K_N (V_{DD} - V_{TN})^2 = 0$$

从 $t = t_1$ (对应 $V_o = 0.9V_{DD}$) 到 $t = t_2$ (对应 $V_o = V_{DD} - V_{TN}$) 进行积分

$$T_{f1} = \frac{C_L}{K_N (V_{DD} - V_{TN})^2} \int_{V_{DD} - V_{TN}}^{0.9V_{DD}} dV_o = \frac{C_L (V_{TN} - 0.1V_{DD})}{K_N (V_{DD} - V_{TN})^2}$$



HBUT-EST

5.4.2 信号传输延迟 -- 门延迟




- b) 假设负载电容 C_L 的电压 (即 V_o) 从 $(V_{DD} - V_{TN})$ 下降到 $0.1V_{DD}$ 所需的时间为 T_{f2} , 此时NMOS管工作在线性区, 放电电流不再是恒定了。

$$\text{当 } V_o < V_{DD} - V_{TN} \text{ 时, } C_L \frac{dV_o}{dt} = -K_N [(V_{DD} - V_{TN})^2 - (V_{DD} - V_{TN} - V_o)^2]$$

从 $t = t_2$ (对应 $V_o = V_{DD} - V_{TN}$) 到 $t = t_3$ (对应 $V_o = 0.1V_{DD}$) 进行积分

$$\begin{aligned} T_{f2} &= \frac{-C_L}{2K_N (V_{DD} - V_{TN})} \int_{0.1V_{DD}}^{V_{DD} - V_{TN}} \frac{dV_o}{\frac{V_o^2}{2(V_{DD} - V_{TN})} - V_o} \\ &= \frac{C_L}{2K_N (V_{DD} - V_{TN})} \ln \left(\frac{19V_{DD} - 20V_{TN}}{V_{DD}} \right) \end{aligned}$$



HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



④ CMOS反相器总的下降时间为

$$\begin{aligned} T_f &= T_{f1} + T_{f2} \\ &= \frac{C_L (V_{TN} - 0.1V_{DD})}{K_N (V_{DD} - V_{TN})^2} + \frac{C_L}{2K_N (V_{DD} - V_{TN})} \ln \left(\frac{19V_{DD} - 20V_{TN}}{V_{DD}} \right) \\ &= \frac{C_L}{K_N} \cdot \left[\frac{(V_{TN} - 0.1V_{DD})}{(V_{DD} - V_{TN})^2} + \frac{1}{2(V_{DD} - V_{TN})} \ln \left(\frac{19V_{DD} - 20V_{TN}}{V_{DD}} \right) \right] \end{aligned}$$

- a) 若参数对称, 则两时间相等。
- b) 两时间主要由负载电容和导电因子决定。

假设 $V_{TN} \approx 0.2V_{DD}$, T_f 可近似为


$$T_f \approx \frac{2C_L}{K_N V_{DD}}$$

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



2. 上升时间



输入端加上从 V_{DD} 到 0V 的阶跃电压时:

PMOS管: 栅源电压 $V_{GS} = -V_{DD}$, 导通;

NMOS管: 栅源电压 $V_{GS} = 0$, 截止;

► 充电电流的瞬态方程: $I_o = C_L \frac{dV_o}{dt}$

起初, 因为 $V_o = 0$, $V_i = 0$, PMOS管的栅漏电压为 0V, 漏端夹断, 而源端开启, 所以PMOS管工作在线性区。

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟




① 当 $V_o < |V_{TP}|$ 时, PMOS管处于饱和状态, 则有


$$C_L \frac{dV_o}{dt} = K_P (V_{DD} - |V_{TP}|)^2$$

假设 V_o 从 $0.1V_{DD}$ 上升到 $|V_{TP}|$ 的时间为 T_{r1} , 则

$$T_{r1} = \frac{C_L}{K_P (V_{DD} - |V_{TP}|)^2} \int_{0.1V_{DD}}^{|V_{TP}|} dV_o = \frac{C_L}{K_P} \cdot \frac{(|V_{TP}| - 0.1V_{DD})}{(V_{DD} - |V_{TP}|)^2}$$



PMOS饱和



(a) 充电电流的变化

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟




② 当 $V_o > |V_{TP}|$ 时, PMOS管处于线性状态, 则有

$$C_L \frac{dV_o}{dt} = K_P [2(V_{DD} - |V_{TP}|)V_o - V_o^2]$$


假设 V_o 从 $|V_{TP}|$ 上升到 $0.9V_{DD}$ 的时间为 T_{r2} , 则

$$T_{r2} = \frac{C_L}{2K_P} \int_{|V_{TP}|}^{0.9V_{DD}} \frac{dV_o}{(V_{DD} - |V_{TP}|)V_o - V_o^2}$$

$$= \frac{C_L}{2K_P (V_{DD} - |V_{TP}|)} \ln \frac{19V_{DD} - 20|V_{TP}|}{V_{DD}}$$



PMOS线性区



(b) 输出电平的变化

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



③ 阶跃输入的总上升时间


$$T_r = T_{r1} + T_{r2}$$

$$= \frac{C_L (|V_{TP}| - 0.1V_{DD})}{K_P (V_{DD} - |V_{TP}|)^2} + \frac{C_L}{2K_P (V_{DD} - |V_{TP}|)} \ln \left(\frac{19V_{DD} - 20|V_{TP}|}{V_{DD}} \right)$$

$$= \frac{C_L}{K_P (V_{DD} - |V_{TP}|)} \cdot \left[\frac{|V_{TP}| - 0.1V_{DD}}{V_{DD} - |V_{TP}|} + \frac{1}{2} \ln \left(\frac{19V_{DD} - 20|V_{TP}|}{V_{DD}} \right) \right]$$

取 $|V_{TP}| \approx 0.2V_{DD}$, 则有

$$T_r \approx 2 \frac{C_L}{K_P V_{DD}}$$



HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



➤ 当NMOS和PMOS的尺寸相等时, $K_N = 2K_P$, 则

$$T_f = \frac{T_r}{2}$$

加入要求反相器的上升时间和下降时间近似相等, 则需使:

$$\frac{K_N}{K_P} = 1$$

则必须 $W_P = 2W_N$ 。

HBUT-EST

5.4.2 信号传输延迟 -- 门延迟



➤ 非阶跃输入情况

① 负载电容的充电或放电电流是NMOS管和PMOS管的电流之差:

$$C_L \frac{dV_o}{dt} = I_{DP} - I_{DN}$$

② 计算复杂, 很难给出解析解;

③ 上升/下降时间不仅与反相器的参数有关, 还与输入信号的波形有关。

HBUT-EST

70

5.4.2 信号传输延迟 -- 门延迟



➤ 近似认为 T_{PLH} 内只有PMOS导通, T_{PHL} 内只有NMOS导通:

$$T_{PLH} \approx \frac{C_L \Delta V_o}{I_{DP,av}} \quad T_{PHL} \approx \frac{C_L \Delta V_o}{I_{DN,av}}$$

➤ 用最大导通电流的一半作为平均电流:

$$I_{DP,av} \approx \frac{1}{2} K_P (V_{DD} + V_{TP})^2 \quad I_{DN,av} \approx \frac{1}{2} K_N (V_{DD} - V_{TN})^2$$

$$T_P = \frac{T_{PHL} + T_{PLH}}{2} = \frac{C_L V_{DD}}{2} \left[\frac{1}{K_N (V_{DD} - V_{TN})^2} + \frac{1}{K_P (V_{DD} + V_{TP})^2} \right]$$

➤ 采用对称设计时:

$$T_P = T_{PHL} = T_{PLH} = \frac{C_L V_{DD}}{K (V_{DD} - V_T)^2}$$

HBUT-EST

71

5.4.2 信号传输延迟 -- 门延迟



➤ 提高反相器的速度:

$$T_P = \frac{T_{PHL} + T_{PLH}}{2} = \frac{C_L V_{DD}}{2} \left[\frac{1}{K_N (V_{DD} - V_{TN})^2} + \frac{1}{K_P (V_{DD} + V_{TP})^2} \right]$$

① 增加器件的宽长比会同时增加导电因子和器件的栅电容和漏区电容;

② 对于固定的大负载电容可以通过增加器件尺寸提高速度;

③ 对于小负载, 反相器速度不会随着尺寸出现明显增加。

HBUT-EST


72

5.4.3 Interconnection delay



❖ 导线上的分布电阻与电容值、驱动门的阻抗和负载阻抗等因素可以决定信号在导线上的传输速度。

❖ 对于较长的导线，分布电阻和电容是影响传输速度延迟的最大的2个因素。



在计算连线延迟时，使用最简单的RC网络模型。考察节点 V_i 的时间响应：

$$C \frac{dV_i}{dt} = I_{i-1} - I_i = \frac{V_{i-1} - V_i}{R} + \frac{V_i - V_{i+1}}{R}$$

HBUT-EST

5.4.3 Interconnection delay



❖ 当网络节点分解的很密时，节点 V_i 的时间响应可以微分形式：

$$rc \frac{dV}{dt} = \frac{d^2V}{dx^2} \quad (\text{扩散方程})$$

式中： r 为单位长度电阻， c 为单位长度电容。

❖ 一个步进电压沿着一长度为 x 的导线传输所需要的上升/下降延迟的时间 T_x ：

$$T_x = kx^2$$

$$T_n = 0.7 \times \frac{RC_n(n+1)}{2}$$

$$\text{当 } n \rightarrow \infty \text{ 时, } T_l = 0.7 \times \frac{rcl^2}{2}$$

HBUT-EST

5.4.3 Interconnection delay



❖ 通常信号在连线上的传播延迟时间可以用下式估算：

$$t_l = \frac{rcl^2}{2}$$


其中： l 为连线长度，由于 $t_l \propto l^2$ ， l 在连线延迟中起主要作用。为了减小延迟时间，可行的策略是在连线中加若干个Buffer。

HBUT-EST

5.4.4 电路扇出延迟



➤ 扇出(Fan-Out)和扇入(Fan-In)



扇出FO：输出接负载门的数目 扇入FI：输入端子的数目

HBUT-EST

5.4.4 电路扇出延迟



❖ 定义:

逻辑门的输出端所接入的输入门的个数称为电路的扇出 F_0 。


❖ 限制条件:

$$I_o \geq \sum I_i$$

❖ 扇出端的负载等于每个输入端的栅电容之和:

$$C_l = \sum_{i=1}^{F_0} C_g(i)$$

❖ 在电路设计中, 如果一个反相器的扇出为 N , 即假设它要驱动 N 个与他本身尺寸相同的反向器 $F_0=N$, 这是要求该反相器的驱动能力为其驱动一个反相器时驱动能力的 $F_0=N$ 倍才能获得与其驱动一级门相同的延迟时间, 使电路的速度不会下降。



HBUT-EST

5.4.5 CMOS反相器的最高工作频率



➤ 电路的最高工作频率

CMOS反相器, 当输入信号从高电平变到低电平或者从低电平变到高电平时, 输出信号并不能马上对输入反相, 而是要经过一定的下降时间或上升时间才能达到所要求的逻辑电平。因此上升时间和下降时间限制了工作信号的变化频率。为了保证输出达到合格的逻辑电平, 必须使脉冲信号的脉宽大于反相器的上升时间和下降时间中较大的一个。若输入脉冲的占空比为1:1, 则有

$$\frac{T}{2} \geq \max(t_r, t_f)$$

由此限制了最高工作频率

$$f_m = \frac{1}{2 \max(t_r, t_f)}$$

5.5 CMOS反相器的功耗




➤ CMOS电路功耗的主要构成:

① 静态功耗(P_s):

指电路不翻转, 维持在一定状态时消耗的功耗。当输入稳定在一个状态时, P、N管始终只有一个导通, 由于没有 V_{DD} 到GND的直流通路, 也没有电流流入栅极, 因此静态电流为零, CMOS静态功耗也应为零。但在实际当中存在反向漏电流, 由反向漏电流或持续从电源供电流出的电流引起的功耗;

② 动态功耗(P_d):

电路在状态变化时, 由于电容的充放电引起的功耗。由CMOS开关的瞬态电流和负载电容的充放电引起的功耗。



HBUT-EST

5.5.1 CMOS反相器的静态功耗



➤ 静态功耗产生的原因

实际中, 考虑到漏(D)、源极(S)的扩散区和P阱或N阱形成的PN结存在的反向漏电流和MOS管的亚阈值漏电 I_{leak} , 则产生静态功耗。

➤ 漏电流求解: $I_0 = I_s(e^{qV/kT} - 1)$ (其中 $I_s = \frac{AqD_n n_i^2}{L_n N_a}$ 为反向饱和电流)


在室温下, 合理的估值是允许每个门的方向漏电流为0.1~0.5nA;

➤ 静态功耗 P_s (反向漏电流和电源电压的乘积)

$$P_s = \sum_{i=1}^N I_i \times V_{DD}$$

N 为器件的数目, 若电源电压为5V, 则由于反向漏电流

造成的静态功耗的典型值为1~2nW。



HBUT-EST

5.5.2 CMOS反相器的动态功耗



➤ 动态功耗产生的原因

从0→1或者1→0的瞬变过程中，在很短的时间间隔内NMOS和PMOS同时处于导通状态，这导致一个窄脉冲从 V_{DD} 流向 V_{SS} 。由这个电流脉冲引起的功耗叫**交变功耗 P_A** 。

对输出端负载电容进行充电和放电所引起的功耗称为**瞬态功耗 P_T** ；瞬态功耗是造成动态功耗的主要因素。

HBUT-EST

5.5.2 CMOS反相器的动态功耗



➤ 交变功耗(P_A)


① 输入为非理想波形

在输入为非理想波形时，反相器处于输入波形上升沿和下降沿的瞬间，负载管和驱动管会同时导通引起的动态功耗称为交变功耗 P_A ：

$$P_A \approx \frac{1}{2} f_p V_{DD} I'_{max} (T_r + T_f)$$

其中 I'_{max} 为交变电流 I' 的峰值，

T_r 和 T_f 为输入信号的上升、下降延迟时间。



HBUT-EST

5.5.2 CMOS反相器的动态功耗



➤ 另一种计算短路功耗方法

$$P_A = I_{mean} \times V_{DD} = 2 \times \left[\frac{1}{T_p} \int_{T_1}^{T_2} I(t) dt + \frac{1}{T_p} \int_{T_2}^{T_3} I(t) dt \right] \times V_{DD}$$

假设 $V_{tn} = -V_{tp}$ ，且 $\beta_n = \beta_p = \beta$ ，并且波形在 T_2 附近对称，有

$$I_{mean} = 2 \times \frac{1}{T_p} \int_{T_1}^{T_2} \frac{\beta}{2} (V_{in}(t) - V_t)^2 dt$$

$$\text{其中, } V_{in}(t) = \frac{V_{dd}}{T_r} t, \quad T_1 = \frac{V_t}{V_{dd}} T_r, \quad T_2 = \frac{T_r}{2}$$

∴ 对一个没有负载的反相器，假设 $T_r = T_f = T_{rf}$ ，则

$$P_A = \frac{\beta}{12} (V_{DD} - 2V_t)^3 \frac{T_{rf}}{T_p}$$

HBUT-EST

5.5.2 CMOS反相器的动态功耗




➤ 瞬态功耗(P_T)

假设输入 V_i 是重复频率为 $f_p = 1/t_p$ 的方波，且阶跃输入的上升和下降时间比其重复周期 t_p 小得多。在这个输入电压作用下，开关动作消耗的平均动态功耗近似为 P_T 。在输入信号变化的一个周期内，反相器消耗的功耗是PMOS晶体管对负载电容充电所消耗的功耗加上NMOS晶体管对负载电容放电所消耗的功耗

$$P_T = \frac{1}{t_p} \int_0^{t_p} i_N(t) V_o dt + \frac{1}{t_p} \int_{t_p}^{t_p+t_p} i_N(t) (V_{DD} - V_o) dt$$

其中 $i_N(t)$ 为流过NMOS的瞬态电流， $i_p(t)$ 为流过PMOS的瞬态电流。



HBUT-EST

5.5.2 CMOS反相器的动态功耗



在阶跃输入下，并考虑 $i_N(t) = -\frac{dV_o}{dt}$, $i_p(t) = -C_L \frac{d(V_{DD} - V_o)}{dt}$

$$P_T = \frac{C_L}{t_p} \int_0^{V_{DD}} V_o dV_o + \frac{C_L}{t_p} \int_0^{V_{DD}} (V_{DD} - V_o) d(V_{DD} - V_o) = \frac{C_L V_{DD}^2}{t_p}$$

$$\therefore f_p = \frac{1}{t_p}$$

$$\therefore P_T = C_L V_{DD}^2 f_p$$

对于重复的阶跃输入来说，消耗的平均功率与电路中电容充电和放电的能量成正比。上式表明：功耗与开关频率成正比，与器件的尺寸无关。总的功耗近似为：

$$P \approx P_S + P_T$$

当电路工作频率升高时，交变功耗 P_A 增大；高速CMOS反相器的交变功耗 P_A 与瞬态功耗 P_T 相当，为同一数量级，此时交变功耗不能忽略。

5.5.3 CMOS反相器的总功耗



➤ 电路总功耗

$$P = P_A + P_S + P_d$$

计算功耗时，最好将工作在特定频率下的电容相加并计算功耗，然后将各个工作于不同频率的功耗相加。

➤ 增加估计精算的几种方法

① 计算电路中所有门输出驱动的电容量； $P_d = \frac{C_{total} \times V_{dd} \times \text{百分比}\%}{T_p}$

② 在重复步骤(1)的基础上将电路切割成更小的部分；

③ 用模拟软件计算一个模拟过程中每一个节点上的每一个开关所转换的总电容，最后将所有模拟所用时钟周期数与电容结合得； $P_d = \frac{C_{total-switched} \times V_{dd}}{(\text{时钟周期数}) \times T_p}$

④ 元件级时序模拟软件估计功耗和电流波形。

5.5.4 CMOS反相器的功耗管理



➤ 功耗设计中的基本问题

- ① 导体的电迁移现象
- ② 散热问题
- ③ 供电问题

设计层次	改善程度
系统级	50%~90%
结构级	20%~50%
逻辑级	10%~20%
版图级	<5%

➤ 低功耗电路的设计

降低节点电容、减小开关活动的次数、降低工作电压、降低工作频率


5.6 传输门 (Transmission Gate)



➤ MOS管的源、漏区是完全对称且可互换的结构，这种双向导通特性给它的应用带来灵活性；MOS管作为双向导通器件可以在电路中作为一个控制信号传递的可控开关，也叫传输门(Transmission Gate) 或传输管(Pass transistor)；

➤ 传输管的特点：

- ① 在大多数电路中可用于替代传输门；
- ② 优点：面积小，互连简单，速度快；
- ③ 缺点：不能通过全程电压(0, V_{DD})。




5.6.1 NMOS传输门



► NMOS传输门特点

1. 当 $V_G = "0"$ (接地) 时, NMOS管截止, 输入、输出隔开, $I_{DS} = 0$, 输出 $V_o = 0$, 并且与输入 V_i 的状态无关, 相当于开关断开;



5.6.1 NMOS传输门



2. 当 $V_G = "1"$ (V_{DD}) 时, NMOS管导通, 将输入信号传到输出端, 视 V_i 的大小分2种情况:

① 传输高电平过程


若 $V_i = V_{DD}$, 当 $t = 0$ 时 V_G 跃变到高电平 V_{DD} , 此时若 $V_o = V_o^-$:

- a) 若 $V_o^- < V_{DD} - V_{TN} \rightarrow V_{GS} > V_{TN}$,

传输门NMOS管导通, 输入的高电平通过导通的NMOS管传输到输出节点, 对负载电容 C_L 充电, 使输出电压逐步升高。其充电电流为:

$$\begin{aligned} I_{DN} &= K_N (V_{GS} - V_{TN})^2 \\ &= K_N (V_{DD} - V_o - V_{TN})^2 \end{aligned}$$

当 V_o 上升到 $V_o = V_{DD} - V_{TN}$ 时, NMOS管截止, 传输高电平过程结束。



5.6.1 NMOS传输门




2. 当 $V_G = "1"$ (V_{DD}) 时, NMOS管导通, 将输入信号传到输出端, 视 V_i 的大小分2种情况:


① 传输高电平过程

- b) 若 $V_o^- > V_{DD} - V_{TN} \rightarrow V_{GS} < V_{TN}$, NMOS管截止, $V_o = V_o^-$ 。

结论: 尽管输入信号和栅极控制信号都是 V_{DD} , 但输出的高电平只能达到 $(V_{DD} - V_{TN})$ 。也就是说, **NMOS传输门传输高电平时有一个阈值电压损失**。要提高输出高电平必须提高控制信号的电压 V_C 。



电流特性



输出电压

5.6.1 NMOS传输门




② 传输低电平过程

$V_i = 0$, 若 $t = 0$ 时, V_G 从0跃变到 V_{DD} , 且 $V_o = V_{DD}$ 。

传输门导通, C_L 通过NMOS放电, 使输出电平下降, 此时输入端为源极, 输出端为漏极

在恒定栅源电压作用下, 随着输出电压的下降, NMOS管将从饱和区进入到线性区直到 $V_o = V_i = 0$, 电流为0, 传输低电平的过程结束。

结论: **NMOS传输门可以使低电平无损失地传送到输出端。**





5.6.2 PMOS传输门



► PMOS传输门

PMOS晶体管作为开关使用，构成如下图所示的传输门。由于PMOS和NMOS性能互补，PMOS传输门的控制信号 V_G 是低电平有效；PMOS传输门传输高电平的特性与NMOS传输低电平的特性类似；传输低电平的特性与NMOS传输高电平的特性类似。



5.6.2 PMOS传输门



► PMOS传输门特点


1. 当 $V_G = "1"$ (V_{DD})时，P管截止，相当于开关断开，输出 $V_o = 0$ ，负载电容 C_L 状态不变
2. 当 $V_G = "0"$ (接地)时，P管导通(开关合上)，此时视 V_i 的大小分成两种情况：
 - ① 当 $V_i = "1"$ ，输入沟道开启导通，电流对负载电容 C_L 充电， V_o 上升，输出端沟道也开启，开关整个接通，有： $V_o = V_i = "1"$ ；
 - ② 当 $V_i = "0"$ ，输入端沟道被夹断，此时要维持沟道导通，则输出端沟道开启，输出电压 V_o 必须比 V_G 高一个PMOS管的阈值电压 $|V_{TP}|$ 。

► 结论：当PMOS管传输高电平信号“1”时，可以无损的传输信号；但当传输低电平信号“0”时，输出存在所谓的“阈值损失”， $V_o = |V_{TP}|$ ，信号传输失真。

5.6.2 PMOS传输门



► 当开关控制电压(V_G)使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平，而PMOS发生在传输低电平时。



5.6.3 CMOS传输门



► CMOS传输门的设计

- ① 为保证导电沟道与衬底的隔离(PN结反偏)，N管的衬底必须接地，P管的衬底必须接电源。
- ② 沟道电流与管子的宽长比(W/L)成正比，为使传输速度快，要求 I_D 大些。沟道长度 L 取决于硅栅多晶硅条的宽度，视工艺而定，一般 L 取工艺最小宽度(2λ)。那么要使 I_D 大，就要将沟道宽度 W 设计的大一些。
- ③ 为了克服NMOS和PMOS传输门的阈值损失问题，可以把NMOS和PMOS并联使用，这样就构成了CMOS传输门。用一对互补信号分别接到NMOS和PMOS管的栅极。


5.6.3 CMOS传输门



➤ CMOS传输门的设计

④当 $V_G = V_{DD}$ 时, NMOS和PMOS都导通, 传输门打开, 把输入信号传送到输出端;

⑤当 $V_G = 0$ 时, NMOS和PMOS都截止, 传输门关断, 使输出和输入隔离;



5.6.3 CMOS传输门




➤ CMOS传输门的电压传输特性

1. 传输高电平过程

NMOS始终工作在饱和区, PMOS在栅源电压下,

经历饱和及线性2个工作区。传输过程可分为3个阶段:

- ① 当 $V_o \leq -V_{TP}$, NMOS和PMOS都饱和;
- ② 当 $-V_{TP} \leq V_o \leq V_{DD} - V_{TN}$, NMOS饱和, PMOS工作在线性区;
- ③ 当 $V_o \geq V_{DD} - V_{TN}$, NMOS截止, PMOS工作在线性区。



5.6.3 CMOS传输门




➤ CMOS传输门的电压传输特性

尽管 $V_o \geq V_{DD} - V_{TN}$, NMOS截止, 但传输高电平过程没有结束, 因为PMOS仍然导通, 工作在线性区, 直到 $V_{DSP} = 0$, 即 $V_o = V_i = V_{DD}$, 流过PMOS电流为0, 传输过程才停止。

∴ CMOS传输门可以使高电平无损失地传送到输出端。

电流特性:



可以看出, CMOS传输门利用了NMOS和PMOS的互补性能, 使传输特性比单个MOS传输管有很大的改善。

5.6.3 CMOS传输门



➤ CMOS传输门的电压传输特性

2. 传输低电平过程

与传输高电平的过程恰好相反, PMOS始终工作在饱和区, NMOS在恒定的栅源电压下, 经历饱和及线性两个工作区。传输过程也分为3个阶段:

- ① 当 $V_o \geq V_{DD} - V_{TN}$, NMOS和PMOS都饱和;
- ② 当 $-V_{TP} < V_o < V_{DD} - V_{TN}$, PMOS饱和, NMOS工作在线性区;
- ③ 当 $V_o \leq -V_{TP}$, PMOS截止, NMOS工作在线性区。


在传输的后期, PMOS截止, 靠NMOS管使输出电平一直下降到0, 因此CMOS传输门也可以使低电平无损失地传送到输出端。

5.6.3 CMOS传输门



2. 传输低电平过程

电流特性：CMOS传输门利用NMOS传输门传输低电平性能好及PMOS高电平性能好的特点，获得了比单个传输管优越的传输特性。



5.6.3 CMOS传输门



➤ CMOS传输门的导通电阻

理想开关断开时电阻为无穷大，接通后电阻为0。CMOS传输门在电路中作为可控开关使用，希望其截止时电阻尽可能大，而导通后的电阻应尽量小且应接近线性。

① CMOS传输门关断电阻

即为MOS管截止状态的电阻，虽然不是无穷大，但只要PN结漏电和MOS亚阈值漏电足够小截止状态的电阻是很大的；

② CMOS传输门导通电阻

由NMOS和PMOS的导通电阻并联组成；

5.6.3 CMOS传输门



a) 传输高电平时：

NMOS导通电阻：

$$\text{PMOS导通电阻分为 } r_N = \frac{V_{DSN}}{I_{DN}} = \frac{V_{DSN}}{K_N (V_{DSN} - V_{TN})^2}, \quad V_{DSN} = V_i - V_o$$

当 $|V_{DSP}| = V_i - V_o > V_{DD} + V_{TP}$ ，PMOS饱和， $r_P \rightarrow \infty$

当 $|V_{DSP}| = V_i - V_o < V_{DD} + V_{TP}$ ，PMOS进入线性区；

$$r_P = \left| \frac{dV_{DSP}}{dI_{DP}} \right| = \frac{V_{DSN}}{2K_P (V_{DD} + V_{TP} - |V_{DSP}|)}$$

$$\text{CMOS传输门的导通电阻 } \frac{1}{r_{on}} = \frac{1}{r_N} + \frac{1}{r_P}$$

b) 传输低电平时可得到类似的结果。